美光放弃4F² DRAM后，机构称ASML或入局混合键合
在美光放弃4F² DRAM架构之后，有机构预测ASML正研发混合键合设备。
近日，美光在技术路线图网络研讨会上公布未来多代DRAM、HBM与NAND规划。公司总裁兼首席技术与产品官Scott DeBoer表示，美光过去约20年持续研究4F² DRAM，也曾制造原型产品进行对比评估；但该路线在复杂度、成本与进一步微缩上受限，最终选择不予推进。DeBoer同时指出，4F²相较传统6F²的密度优势存在被高估的可能，DRAM位密度很大程度上取决于存储电容的间距与尺寸，而非单纯取决于晶体管单元采用4F²还是6F²布局。
这一判断的关键在于：DRAM继续依赖二维单元缩小换取密度的路径，正接近收益递减区。4F²看似能在版图上压缩单元面积，但真正决定位密度的仍是电容能否继续做深、做窄、做稳；当深宽比刻蚀、沉积均匀性、漏电、可靠性与良率成本同步抬升，单纯从6F²切换到4F²的账面收益，可能被工艺复杂度和制造风险抵消。美光没有否定微缩，而是在重新排序优先级——平面极限放缓之后，垂直集成、封装互连和系统能效将成为更重要的密度来源。
也正因如此，SemiAnalysis近期对ASML专利的梳理引发关注。该机构分析了ASML提交的27项专利申请后认为，ASML正在研发混合键合设备，且很可能首先推出芯片到晶圆D2W混合键合工具。
ASML方面既未证实也未否认，仅表示不予置评。
但若预测成真，意义不止于多一家设备商，而是与美光放弃4F²形成同一条产业逻辑：当单元缩放趋缓，存储产业需要新的“等效缩放”手段，混合键合正是把逻辑、存储与HBM堆叠继续推向高密度、高带宽的关键工艺。
从技术路径看，混合键合通过介质—介质与铜—铜直接键合，替代传统微凸点加底充胶的连接方式，可缩短垂直互连、降低RC延迟和每bit功耗，并支持更细I/O间距、更薄芯片与更高堆叠。
对HBM而言，D2W模式比整片晶圆对晶圆键合更灵活，可选择已知良品存储die与逻辑基片配对，降低大面积报废风险，更适配AI加速器对HBM3E、HBM4及后续高带宽、大容量、低功耗产品的快速迭代。
对DRAM本体而言，混合键合还能支撑外围电路向阵列下方或上方迁移，在不强推4F²的情况下释放阵列面积、缩短位线连接，相当于把“把单元画得更小”的难题，部分转化为“把阵列与逻辑叠得更近”的系统工程。
市场已提前交易这一预期。消息传出当日，BESI股价重挫4.8%，较6月高点已腰斩过半；ASML阿姆斯特丹上市股票则微幅收涨。BESI此前已接连遭瑞银和美银降评，美银更明确将“ASML加入竞争的潜在风险”列为下调至“中性”的理由之一。
背后的担忧在于，若ASML把光刻、对准、量测与工艺控制经验延伸到键合环节，现有键合设备格局、客户议价能力与标准制定节奏都可能被重排；对存储厂而言，这既是供应链多元化的机会，也意味着新一轮设备资本开支与工艺协同竞赛。
不过，混合键合并非电容微缩的替代品，更不能自动解决美光放弃4F²后留下的密度压力。量产仍需面对亚微米级对准、表面洁净、空洞控制、低热预算、翘曲管理、键合后测试与冗余修复等难题；D2W强调灵活性，却要兼顾节拍与成本，W2W对准与界面质量更优，却受整片良率约束。尤其在HBM大容量、薄化堆叠场景下，热管理与界面缺陷会被进一步放大，任何单点突破都需要设计规则、DRAM工艺、封装测试和终端负载共同配合。
